Docket No.: 60188-646 PATENT

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Kazuhisa NAKATA, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: September 08, 2003 : Examiner: Unknown

:

For: SEMICONDUCTOR DEVICE

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. 2002-338130, filed November 21, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Eogarty

Registration No. 36,139

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:tlb Facsimile: (202) 756-8087

Date: September 8, 2003

(Q188-(144)
NAKATA et al.
September 8,2003
日本国特許庁
JAPAN PATENT OFFICEMODERMOLL, WILL & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月21日

出願番号

Application Number:

特願2002-338130

[ ST.10/C ]:

[JP2002-338130]

出 願 人 Applicant(s):

松下電器産業株式会社

2003年 6月17日

特 許 庁 長 官 Commissioner, Japan Patent Office



#### 特2002-338130

【書類名】 特許願

【整理番号】 2926430354

【提出日】 平成14年11月21日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/118

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】 中田 和久

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】 大谷 一弘

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】 佐原 康之

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】 関戸 眞策

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

# 【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0006010

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 1つのPチャネル型MISFETのゲートのみが配置された第1の不連続型活性領域と、

3つ以上のPチャネル型MISFETのゲートが配置された第1の連続型活性 領域と、

上記第1の不連続型活性領域及び第1の連続型活性領域を囲むトレンチ分離と を備えた半導体装置において、

第1のPチャネル型MISFETのゲートを上記第1の連続型活性領域に配置する一方、上記第1のPチャネル型MISFETよりも高い電流能力が必要な第2のPチャネル型MISFETのゲートを上記第1の不連続型活性領域に配置するように設計されていることを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、

上記トレンチ分離によって囲まれ、2つのPチャネル型MISFETのゲートが配置される2入力型活性領域をさらに備え、

上記第2のPチャネル型MISFETのゲートを上記2入力型活性領域に配置するように設計されていることを特徴とする半導体装置。

【請求項3】 請求項2記載の半導体装置において、

上記2つの第2のPチャネル型MISFETの2つのゲートの間には、分離用 ダミーゲートが配置されていることを特徴とする半導体装置。

【請求項4】 請求項1~3のうちいずれか1つに記載の半導体装置において、

上記第1の不連続型活性領域における活性領域のゲート長方向の幅は、ゲート 長の5倍以上で8.5倍以下の値に設計されていることを特徴とする半導体装置

【請求項5】 請求項1~3のうちいずれか1つに記載の半導体装置において、

上記第1の不連続型活性領域における活性領域のゲート長方向の幅は、0.6

μ m以上で1. 0 μ m以下の値に設計されていることを特徴とする半導体装置。

【請求項6】 請求項1~5のうちいずれか1つに記載の半導体装置において、

上記トレンチ分離に囲まれ、1つのNチャネル型MISFETのゲートのみが 配置された第2の不連続型活性領域と、

上記トレンチ分離に囲まれ3つ以上のNチャネル型MISFETのゲートが配置された第2の連続型活性領域とをさらに備え、

第1のNチャネル型MISFETのゲートを上記第2の連続型活性領域に配置する一方、上記第1のNチャネル型MISFETよりも高い電流能力が必要な第2のNチャネル型MISFETのゲートを上記第2の連続型活性領域に配置するように設計されていることを特徴とする半導体装置。

3 つ以上のNチャネル型MISFETのゲートが配置された連続型活性領域と

上記不連続型活性領域及び連続型活性領域を囲むトレンチ分離とを備えた半導体装置において、

第1のNチャネル型MISFETのゲートを上記連続型活性領域に配置する一方、上記第1のNチャネル型MISFETよりも高い電流能力が必要な第2のNチャネル型MISFETのゲートを上記連続型活性領域に配置するように設計されていることを特徴とする半導体装置。

【請求項8】 請求項7記載の半導体装置において、

上記トレンチ分離によって囲まれ、2つのNチャネル型MISFETのゲートが配置される2入力型活性領域をさらに備え、

上記第1のNチャネル型MISFETのゲートを上記2入力型活性領域に配置 するように設計されていることを特徴とする半導体装置。

【請求項9】 請求項7又は8記載の半導体装置において、

上記連続型活性領域に配置される上記第2のNチャネル型MISFETのゲートのうち端部のゲートとトレンチ分離との間に配置されたダミーゲートをさらに

備えていることを特徴とする半導体装置。

【請求項10】 請求項7又は8記載の半導体装置において、

上記連続型活性領域に配置される上記第2のNチャネル型MISFETのゲートのうち端部のゲートとトレンチ分離との間の距離を、ゲート長の4倍以上の値にするように設計されていることを特徴とする半導体装置。

【請求項11】 請求項7~10のうちいずれか1つに記載の半導体装置において、

上記第1のNチャネル型MISFETよりもドレイン寄生容量の低減が必要な 、又はチャネルリークもしくはゲートリークの低減が必要な第3のnチャネルM ISFETのゲートを上記不連続型活性領域又は2入力型活性領域に配置するよ うに設計されていることを特徴とする半導体装置。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は設計レイアウトを最適化することにより、トランジスタ特性の性能を向上させた、高性能なMIS型半導体装置に関するものである。

[0002]

【従来の技術】

図11は、多数のMISトランジスタ(以下、MISFETという)を配置した従来の半導体装置のレイアウトを示す平面図である。同図に示すように、半導体装置には、トレンチ分離Risに囲まれて、MISFETの配置数や配置密度が異なる各種の活性領域が設けられている。この明細書においては、3つ以上のMISFETのゲート101がトレンチ分離で分離されることなく連続して配置されている活性領域を連続型活性領域R101と呼び、1つのMISFETのゲート104のみが配置されている活性領域を不連続型活性領域R102と呼び、2つのMISFETのゲート106が配置された活性領域を2入力型活性領域R103と呼ぶことにする。また、半導体装置のトレンチ分離Ris上には、ラインアンドスペースパターンによるゲートのパターニング精度を高くするために、ダミーゲート107も配置されている。

[0003]

そして、図11に示すように、連続型活性領域R101におけるMISFETのゲート101とトレンチ分離Risとの間の距離L101と、不連続型活性領域R102におけるMISFETのゲート104とトレンチ分離Risとの間の距離L102と、2入力型活性領域R103におけるMISFETのゲート106とトレンチ分離Risとの間の距離L103とは、それぞれ互いに異なっている。

[0004]

以上のように、従来の半導体装置は、占有面積をできる限り小さく設計するために、連続型活性領域のトランジスタと不連続型活性領域のトランジスタと2入力型活性領域のトランジスタが混在したレイアウトで構成される。

[0005]

【非特許文献1】

IEDM 1999 Tech.Dig.,pp827-830 (図9)

【非特許文献2】

「機能性材料のための量子力学」 講談社 pp60-61

【非特許文献3】

IEEE TRANSFORMATION ON ELECTRON DEVICES, Vol. 38, No. 4 pp895-900

[0006]

【発明が解決しようとする課題】

従来の半導体装置が、以上のように設計されていた理由は、半導体装置の性能は、各MISFETのゲート長とゲート幅で決定されることが前提となっていたからと考えられる。しかしながら、本発明者達の実験から、最近の微細化されたMISFETを搭載した半導体装置では、その性能がMISFETのゲート長とゲート幅だけではなく、活性領域のレイアウト形状によっても変わりうることが判ってきた。すなわち、回路構成が同じでも、レイアウトによって各MISFETの動作速度などが変化することから、半導体装置全体の性能もレイアウトによって影響を受けるのである。

[0007]

本発明の目的は、MISFETの動作速度が活性領域に存在する歪みによって

変化する特性を有する点に着目し、その変化特性を利用したレイアウト形状を実現することにより、高性能の半導体装置の提供を図ることにある。

[0008]

# 【課題を解決するための手段】

本発明の第1の半導体装置は、1つのPチャネル型MISFETのゲートのみが配置された第1の不連続型活性領域と、3つ以上のPチャネル型MISFETのゲートが配置された第1の連続型活性領域と、上記第1の不連続型活性領域及び第1の連続型活性領域を囲むトレンチ分離とを備えた半導体装置において、第1のPチャネル型MISFETのゲートを上記第1の連続型活性領域に配置する一方、上記第1のPチャネル型MISFETよりも高い電流能力が必要な第2のPチャネル型MISFETのゲートを上記第1の不連続型活性領域に配置するように設計されている。

[0009]

これにより、トレンチ分離から受ける圧縮応力が大きい第1の不連続型活性領域に、高い電流能力の必要な第2のPチャネル型MISFETが配置されているので、ヴァレンスバンドに生じるライトホールを利用したPチャネル型MISFETの電流能力の向上が可能になり、高性能の半導体装置が得られる。

[0010]

上記トレンチ分離によって囲まれ、2つのPチャネル型MISFETのゲートが配置される2入力型活性領域をさらに備え、上記第2のPチャネル型MISFETのゲートを上記2入力型活性領域に配置するように設計されていることにより、半導体装置全体としての活性領域の占有面積の低減を図りつつ、Pチャネル型MISFETの性能の低下を抑制することができる。

[0011]

その場合、上記2つの第2のPチャネル型MISFETの2つのゲートの間には、分離用ダミーゲートが配置されていることにより、2つのPチャネル型MISFETの信号同士の干渉を防止することができる。

[0012]

上記第1の不連続型活性領域における活性領域のゲート長方向の幅は、ゲート

長の5倍以上で8.5倍以下の値に設計されていることが好ましい。

[0013]

上記第1の不連続型活性領域における活性領域のゲート長方向の幅は、0.6  $\mu$  m以上で1. 0  $\mu$  m以下の値に設計されていることが好ましい。

[0014]

上記トレンチ分離に囲まれ、1つのNチャネル型MISFETのゲートのみが配置された第2の不連続型活性領域と、上記トレンチ分離に囲まれ3つ以上のNチャネル型MISFETのゲートが配置された第2の連続型活性領域とをさらに備え、第1のNチャネル型MISFETのゲートを上記第2の連続型活性領域に配置する一方、上記第1のNチャネル型MISFETよりも高い電流能力が必要な第2のNチャネル型MISFETのゲートを上記第2の連続型活性領域に配置するように設計されていることにより、トレンチ分離からのストレスによるNチャネル型MISFETの電流能力の低下を抑制することができる。

[0015]

本発明の第2の半導体装置は、1つのNチャネル型MISFETのゲートのみが配置された不連続型活性領域と、3つ以上のNチャネル型MISFETのゲートが配置された連続型活性領域と、上記不連続型活性領域及び連続型活性領域を囲むトレンチ分離とを備えた半導体装置において、第1のNチャネル型MISFETのゲートを上記連続型活性領域に配置する一方、上記第1のNチャネル型MISFETのゲートを上記連続型活性領域に配置するように設計されている。

[0016]

これにより、トレンチ分離から受ける圧縮応力が小さい連続型活性領域に、高い電流能力の必要な第2のNチャネル型MISFETが配置されているので、ストレスによるNチャネル型MISFETの電流能力の低下を抑制することが可能になり、高性能の半導体装置が得られる。

[0017]

上記トレンチ分離によって囲まれ、2つのNチャネル型MISFETのゲートが配置される2入力型活性領域をさらに備え、上記第1のNチャネル型MISF

ETのゲートを上記2入力型活性領域に配置するように設計されていることが好ましい。

[0018]

上記連続型活性領域に配置される上記第2のNチャネル型MISFETのゲートのうち端部のゲートとトレンチ分離との間に配置されたダミーゲートをさらに備えていることにより、連続型活性領域に配置されるすべてのNチャネル型MISFETの電流能力の低下を抑制することができる。

[0019]

上記連続型活性領域に配置される上記第2のNチャネル型MISFETのゲートのうち端部のゲートとトレンチ分離との間の距離を、ゲート長の4倍以上の値にするように設計されていることが好ましい。

[0020]

上記第1のNチャネル型MISFETよりも、ドレイン寄生容量の低減が必要な、又はチャネルリークもしくはゲートリークの低減が必要な第3のnチャネルMISFETのゲートを上記不連続型活性領域又は2入力型活性領域に配置するように設計されていることが好ましい。

[0021]

#### 【発明の実施の形態】

-活性領域及びMISFETの種類-

まず、本発明の実施形態において使用するMISFETについて、MISFE Tが配置される活性領域との関係で定まるMISFETのゲートの種類について 説明する。本実施形態において、MISFETが配置される活性領域は、不連続 型活性領域R10,2入力型活性領域R20及び連続型活性領域R30がある。

[0022]

図6(a),(b)は、それぞれ順に、不連続型活性領域R10におけるMIS FETのレイアウトを示す平面図、及びVI-VI線における断面図である。

[0023]

図6(a),(b)に示すように、トレンチ分離Ris(素子分離領域)によって囲まれる不連続型活性領域R10には、ゲート絶縁膜11とゲート電極12とを

有する単一のゲート10のみが配置されている。不連続型活性領域R10に配置されるMISFETのゲート10は、その両側において他のゲートを介在させることなくトレンチ分離Risと対向するゲート(以下、孤立ゲートという)である。そして、不連続型活性領域R10に配置されるMISFETのゲート10の端部と、トレンチ分離Risのうち当該ゲート10にもっとも近接している端部との間の距離をフィンガー長L10と定義する。

[0024]

なお、トレンチ分離Risの上には、ラインアンドスペースパターンによるゲートのパターニング精度を高くするために、ダミーゲート17が設けられている。

[0025]

図7(a),(b)は、それぞれ順に、2入力型活性領域R20におけるMIS FETのレイアウトを示す平面図、及びVII-VII線における断面図である。

[0026]

図7(a),(b)に示すように、トレンチ分離Ris(素子分離領域)によって囲まれる2入力型活性領域R20には、各々ゲート絶縁膜21とゲート電極22とを有する2つのゲート20が配置されている。2入力型活性領域R20に配置される2つのMISFETのゲート20は、いずれも、その片側においてのみ他のゲートを介在させることなくトレンチ分離Risと対向するゲート(以下、端部ゲートという)である。そして、2入力型活性領域R20に配置されるMISFETのゲート20の端部と、トレンチ分離Risのうち当該ゲート20にもっとも近接している端部との間の距離をフィンガー長L20と定義する。

[0027]

図8(a),(b)は、それぞれ順に、連続型活性領域R30におけるMISF ETのレイアウトを示す平面図、及びVIII-VIII線における断面図である。

[0028]

図8(a),(b)に示すように、トレンチ分離Ris(素子分離領域)によって囲まれる連続型活性領域R30には、各々ゲート絶縁膜31とゲート電極32とを有する3つ以上のMISFETのゲート30が配置されている。連続型活性領域R30に配置されるMISFETのゲート30は、その片側においてのみ他のゲ

ートを介在させることなくトレンチ分離 Risと対向する端部ゲートか、その両側においてトレンチ分離 Risを介在させることなく他のゲートに対向するゲート(以下、中間ゲートという)である。

[0029]

そして、連続型活性領域R30の端部に配置されるMISFETのゲート30の端部と、トレンチ分離Risのうち当該ゲート30にもっとも近接している端部との間の距離をフィンガー長L30と定義する。

[0030]

図9は、図10(a)~(d)に示すゲートパターンを有するPMISFET及びNMISFETの飽和電流値Idsatのデータを表にして示す図である。図9に示す飽和電流値Idsatは、図10(a)に示すゲートパターンを有するPMISFET及びNMISFETの飽和電流値Idsatをそれぞれ"1"としたときの比によって表されている。図10(a)は、両側におけるフィンガー長が短フィンガー長Ls(=0.24  $\mu$  m)であるゲートのパターンを示し、図10(b)は、両側におけるフィンガー長が中フィンガー長Lm(=0.4  $\mu$  m)であるゲートのパターンを示し、図10(c)は、両側におけるフィンガー長が大フィンガー長Lw(=1.0  $\mu$  m)であるゲートの側におけるフィンガー長が短フィンガー長Ls(=0.24  $\mu$  m)で、他の側におけるフィンガー長が大フィンガー長Ls(=0.24  $\mu$  m)で、他の側におけるフィンガー長が大フィンガー長Lw(=1.0  $\mu$  m)であるゲートのパターンを示している。なお、図10(a)~(d)に示すいずれのゲートの 場合にも、一定間隔でダミーゲートが設けられている。

[0031]

図9及び図10(a)~(d)を参照すると、以下のことがわかる。Pチャネール型MISFETにおいては、図10(a)に示すような、ゲート両側のフィンガー長が短フィンガー長LsであるPチャネル型MISFETの飽和電流値Ids atが最も大きく、図10(c)に示すような、ゲート両側のフィンガー長が大フィンガー長LwであるPチャネル型MISFETの飽和電流値Idsatが最も小さく、図10(b)に示すような、ゲート両側のフィンガー長が中フィンガー長LmであるPチャネル型MISFETの飽和電流値Idsatが両者の中間程度である

。また、このデータに関する限り、図10(d)に示すような、ゲートの一方の 側のフィンガー長が短フィンガー長Lsで、ゲートの他の側のフィンガー長が大 フィンガー長LwであるPチャネル型MISFETの飽和電流値I dsatは、図1 O (c)に示すPチャネル型MISFETの飽和電流値I dsatと同じである。

[0032]

[0033]

Nチャネル型MISFETにおいては、図10(b)に示すような,ゲート両側のフィンガー長が中フィンガー長LmであるNチャネル型MISFETと、図10(c)に示すような,ゲート両側のフィンガー長が大フィンガー長Lwを有するNチャネル型MISFETとの飽和電流値Idsatが同程度で最も大きく、図10(d)に示すような,ゲートの一方の側のフィンガー長が短フィンガー長Lsで、ゲートの他の側のフィンガー長が大フィンガー長LwであるNチャネル型MISFETの飽和電流値Idsatが次に大きく、図10(a)に示すようなゲート両側のフィンガー長が短フィンガー長LmであるNチャネル型MISFETの飽和電流値Idsatが両るNチャネル型MISFETの飽和電流値Idsatが両者の中間程度である。

[0034]

したがって、Nチャネル型MISFETは、連続型活性領域R30に配置されていることが好ましく、そのフィンガー長がゲート長の4倍以上の値に設計されていることがより好ましい。

[0035]

(第1の実施形態)

図1は、本発明の第1の実施形態に係る半導体装置のうちPチャネル型MIS FETのみのレイアウトを示す平面図である。本実施形態に係るNチャネル型M ISFETのレイアウトは、特に特定の構造に限定されるものではないので、N チャネル型MISFETの図示及び説明は省略する。

[0036]

図1に示すように、本実施形態のPチャネル型MISFETの各活性領域は、Nウェル40に設けられており、1つのPチャネル型MISFETの高駆動力型ゲート10phのみが配置されている不連続型活性領域R10pと、2つのPチャネル型MISFETの高駆動力型ゲート20phが配置されている2入力型活性領域R20pと、3つ以上のPチャネル型MISFETの通常型ゲート30puが連続して配置されている連続型活性領域R30pとを有している。また、半導体装置のトレンチ分離Ris上には、ラインアンドスペースパターンによるゲートのパターニング精度を高くするために、ダミーゲート17も配置されている。

[0037]

ここで、本実施形態の半導体装置におけるPチャネル型MISFETの特徴は 以下の通りである。

[0038]

高い電流能力を必要とする高駆動力型ゲートは、不連続型活性領域R10p と2入力型活性領域R20p とに配置され、後述するように、トレンチ分離Risから比較的大きなストレスを受けるようにレイアウトされている。つまり、高い電流能力を必要とするPチャネル型MISFETのゲートは、不連続型活性領域R10pに配置された高駆動力型ゲート1Oph(孤立ゲート)か、2入力型活性領域R20pに配置された高駆動力型ゲート2Oph(端部ゲート)である。そして、不連続型活性領域R10p内の高駆動力型ゲート1Ophのフィンガー長L10pと、2入力型活性領域R20p内の高駆動力型ゲート2Ophのフィンガー長L20pとは、いずれも図1O(a)に示す短フィンガー長Lsである。

[0039]

一方、それほど高い電流能力を必要としないPチャネル型MISFETのゲートは、連続型活性領域R30p に配置され、後述するように、トレンチ分離Risからのストレスをあまり受けないようにレイアウトされている。つまり、高い電流能力を必要としないPチャネル型MISFETのゲートは、連続型活性領域R30p に配置された通常型ゲート30pu(端部ゲート又は中間ゲート)である。そし

て、連続型活性領域 R 30p 内の通常型ゲート 3 0 puのうち端部に配置されたゲートの短い方のフィンガー長 L 30p は、図 1 0 (d)に示す短フィンガー長 L s である。

[0040]

# -第1の実施形態の効果-

トレンチ分離からチャネルに及ぼす圧縮ストレス(以下、トレンチ分離ストレスと示す)のトランジスタ特性に与える効果は、同じゲート長、同じゲート幅のトランジスタであっても能力差が生じるという効果である。以下、トレンチ分離ストレスのトランジスタ特性に与える効果を説明する。MISFETのチャネル部分では、トレンチ分離ストレスによって格子に歪みが生じる。したがって、Nチャネル型MISFETにおいては、チャネル部分での実効移動度が低下し、Nチャネル型MISFETの能力が低下する傾向を示す。しかし、Pチャネル型MISFETでは、ゲート長方向のトレンチ分離ストレスによって、ヴァレンスバンドの縮退が解け、重い正孔と軽い正孔(ライトホール)とが発生する。このライトホールは実効質量が小さいため、Pチャネル型MISFETの実効移動度は増加する傾向を示す。

# [0041]

したがって、図9及び図10(a)~(d)に示すように、Pチャネル型MISFETでは、ゲート長方向のトレンチ分離ストレスが大きいときに電流駆動能力が向上する。

# [0042]

したがって、本実施形態の半導体装置によると、不連続活性領域R10p 又は2 入力型活性領域R20p に、高駆動力型ゲート10ph又は20phが配置されている ので、格子歪みによって生じたライトホールを利用して高駆動型Pチャネル型M ISFETが得られる。

# [0043]

一般に、ロジック回路用の半導体装置としては、Nチャネル型MISFETと Pチャネル型MISFETとを備えた、いわゆるCMOSデバイスが使用される 。その場合、キャリアとして電子を用いるNチャネル型MISFETに比べて、 キャリアとしてホールを用いるPチャネル型MISFETのキャリア移動度は大幅に小さいので、CMOSデバイスにおいては、Pチャネル型MISFETの能力がCMOSデバイス全体の性能に大きな比重を占めている。したがって、本実施形態により、高性能のCMOSデバイスを得ることが可能になる。

[0044]

なお、本実施形態においては、2入力型活性領域R20phにも高駆動力型ゲートを配置したが、高駆動力型ゲートは不連続型活性領域10phのみに配置してもよい。その場合には、図9及び図10(a)~(d)からわかるように、本発明の効果をより顕著に発揮することができる。

[0045]

(第2の実施形態)

図2は、本発明の第2の実施形態に係る半導体装置のうちNチャネル型MIS FETのみのレイアウトを示す平面図である。本実施形態に係るPチャネル型M ISFETのレイアウトは、特に特定の構造に限定されるものではないので、P チャネル型MISFETの図示及び説明は省略する。

[0046]

図2に示すように、本実施形態のNチャネル型MISFETは、Pウェル41上に設けられており、1つのNチャネル型MISFETの通常型ゲート10nuのみが配置されている不連続型活性領域R10nと、2つのNチャネル型MISFETの通常型ゲート20nuが配置されている2入力型活性領域R20nと、3つ以上のNチャネル型MISFETの高駆動力型ゲート30nhがトレンチ分離で分離されることなく連続して配置されている連続型活性領域R30nとを有している。また、半導体装置のトレンチ分離Ris上には、ラインアンドスペースパターンによるゲートのパターニング精度を高くするために、ダミーゲート17も配置されている。

[0047]

ここで、本実施形態の半導体装置におけるNチャネル型MISFETの特徴は以下の通りである。

[0048]

高い電流能力を必要とするNチャネル型MISFETのゲートは、連続型活性 領域R30n に配置され、トレンチ分離ストレスをあまり受けないように構成され ている。つまり、高い電流能力を必要とするNチャネル型MISFETのゲート は、連続型活性領域R30n に配置された高駆動力型ゲート3 Onh(端部ゲート又 は中間ゲート)である。そして、連続型活性領域R30n 内の高駆動力型ゲート3 Onhのうち端部に配置されたゲートの短い方のフィンガー長L30n は、図1 O( d)に示す短フィンガー長Lsである。

#### [0049]

一方、あまり電流能力を必要としないNチャネル型MISFETのゲートは、不連続型活性領域R10n と2入力型活性領域R20n とに配置され、トレンチ分離Risから比較的大きなストレスを受けるようにレイアウトされている。つまり、あまり電流能力を必要としないNチャネル型MISFETのゲートは、不連続型活性領域R10n に配置された通常型ゲート10nu(孤立ゲート)か、2入力型活性領域R20n に配置された通常型ゲート20nu(端部ゲート)である。そして、不連続型活性領域R10n 内の通常型ゲート10nuのフィンガー長L10n と、2入力型活性領域R20n 内の通常型ゲート20nuのフィンガー長L20n とは、いずれも図10(a)に示す短フィンガー長Lsである。

#### [0050]

なお、ドレイン寄生容量を減らしたいNチャネル型MISFET,またはオフ 状態におけるチャネルリークやゲートリークが許容できないMISFETは、不 連続型活性領域R10n と2入力型活性領域R20n とに配置することが好ましい。

#### [0051]

#### -第2の実施形態の効果-

上述のように、Nチャネル型MISFETにおいては、チャネル部分での実効 移動度が低下し、Nチャネル型MISFETの能力が低下する傾向を示す。

#### [0052]

したがって、図9及び図10(a)~(d)に示すように、Nチャネル型MISFETでは、ゲート長方向のトレンチ分離ストレスが大きいときに電流駆動能力が低下する。

#### [0053]

したがって、本実施形態の半導体装置によると、連続活性領域R30nのみに、 高駆動力型ゲート30nhが配置されているので、格子歪みに起因する駆動力の低 下を抑制することができ、従来の半導体装置に比べると電流能力の大きい高駆動 型Nチャネル型MISFETが得られる。したがって、本実施形態により、高駆 動力型Nチャネル型MISFETを有する高性能のCMOSデバイスを得ること が可能になる。

#### [0054]

また、本実施形態の半導体装置においては、ドレイン寄生容量を減らしたいNチャネル型MISFET、またはオフ状態におけるチャネルリークやゲートリークが許容できないNチャネル型MISFETのゲートは、不連続型活性領域R10n又は2入力型活性領域R20nに配置されていることによっても、高速動作特性と低リーク特性とを有するNチャネル型MISFETを備えた半導体装置が得られることになる。

# [0055]

#### - 第2の実施形態の変形例-

本変形例においては、Pチャネル型MISFETのゲートを図1に示すレイアウトにし、また、Nチャネル型MISFETのゲートを図2に示すレイアウトにする。これにより、第1及び第2の実施形態の効果をあわせて発揮することができる。

#### [0056]

つまり、高い電流能力を得たいPチャネル型MISFETの高駆動力型ゲートは、大きなトレンチ分離ストレスを受ける不連続型活性領域R10p 又は2入力型活性領域R20p に配置し、高い電流能力を得たいNチャネル型MISFETのゲートは、連続型活性領域R30n に配置することにより、Pチャネル型MISFE T及びNチャネル型MISFETのいずれにおいても、電流能力が増大する。また、必要に応じてドレイン寄生容量を減らしたいNチャネル型MISFETやオフトランジスタのチャネルリークやゲートリークが許容できないNチャネル型MISFETは、不連続型活性領域R10n 又は2入力型活性領域R20n に配置する

ことにより、高速動作特性と低リーク特性とを有するNチャネル型MISFET を備えた半導体装置が得られることになる。

[0057]

(第3の実施形態)

図3は、本発明の第3の実施形態に係る半導体装置のうちNチャネル型MISFETのみのレイアウトを示す平面図である。本実施形態に係るPチャネル型MISFETのレイアウトは、特に特定の構造に限定されるものではないので、Pチャネル型MISFETの図示及び説明は省略する。

[0058]

図3に示すように、本実施形態のNチャネル型MISFETは、Pウェル41上に設けられており、1つのNチャネル型MISFETの通常型ゲート10nuのみが配置されている不連続型活性領域R10nと、2つのNチャネル型MISFETの通常型ゲート20nuが配置されている2入力型活性領域R20nと、3つ以上のNチャネル型MISFETの高駆動力型ゲート30nhがトレンチ分離で分離されることなく連続して配置されている連続型活性領域R30nとを有している。また、半導体装置のトレンチ分離Ris上には、ラインアンドスペースパターンによるゲートのパターニング精度を高くするために、ダミーゲート17も配置されている。

[0059]

ここで、本実施形態の半導体装置におけるNチャネル型MISFETの特徴は 以下の通りである。

[0060]

高い電流能力を必要とする高駆動力型ゲートは、連続型活性領域R30n に配置され、トレンチ分離ストレスをあまり受けないように構成されている。その点では、第2の実施形態と同様である。しかし、本実施形態においては、連続型活性領域R30n に配置されたゲートのうちトレンチ分離Risに隣接するゲートはダミーゲート17nである。言い換えると、高い電流能力を必要とするNチャネル型MISFETのゲートは、連続型活性領域R30n に配置されたゲートのうちダミーゲート17nを除く高駆動力型ゲート30nh (中間ゲート) である。そして、

連続型活性領域R30n 内の高駆動力型ゲート3 Onhのうちダミーゲート17nに 隣接するゲートの短い方のフィンガー長L30n は、図10(c)に示す中フィン ガー長Lmである。

#### [0061]

なお、あまり電流能力を必要としないNチャネル型MISFETのゲートは、不連続型活性領域R10n と2入力型活性領域R20n とに配置され、トレンチ分離Risから比較的大きなストレスを受けるようにレイアウトされている。つまり、あまり電流能力を必要としないNチャネル型MISFETのゲートは、不連続型活性領域R10n に配置された通常型ゲート10nu(孤立ゲート)か、2入力型活性領域R20n に配置された通常型ゲート20nu(端部ゲート)である。そして、不連続型活性領域R10n 内の通常型ゲート20nuのフィンガー長L10n と、2入力型活性領域R20n 内の通常型ゲート20nuのフィンガー長L20n とは、いずれも図10(a)に示す短フィンガー長Lsである。この点は、第2の実施形態と同様である。

#### [0062]

本実施形態によると、高い電流を得たいNチャネル型MISFETの高駆動力型ゲート30nhを連続型活性領域R30n に配置するとともに、連続型活性領域R30n の端部にダミーゲート17nを設けているので、Nチャネル型MISFETの高駆動力ゲート30nhのうちダミーゲート17nに隣接するゲートの短い方のフィンガー長L30n は、中フィンガー長Lmになる。図9に示すように、Nチャネル型MISFETにおいては、ゲートのフィンガー長が中フィンガー長LmであるNチャネル型MISFETの飽和電流値Idsatは、ゲートの一方のフィンガー長が短フィンガー長LsであるNチャネル型MISFETの飽和電流値Idsatよりもかなり大きい。したがって、本実施形態の半導体装置によると、ゲートが連続型活性領域R30n に配置されているすべてのNチャネル型MISFETについて、トレンチ分離ストレスに起因する電流能力の低下を抑制することができるので、第2の実施形態よりもさらに電流能力の大きいNチャネル型MISFETを備えた半導体装置を得ることができる。

#### [0063]

# (第4の実施形態)

図4は、本発明の第4の実施形態に係る半導体装置のうちNチャネル型MISFETのみのレイアウトを示す平面図である。本実施形態に係るPチャネル型MISFETのレイアウトは、特に特定の構造に限定されるものではないので、Pチャネル型MISFETの図示及び説明は省略する。

#### [0064]

図4に示すように、本実施形態のNチャネル型MISFETは、Pウェル41上に設けられており、1つのNチャネル型MISFETの通常型ゲート10nuのみが配置されている不連続型活性領域R10nと、2つのNチャネル型MISFETの通常型ゲート20nuが配置されている2入力型活性領域R20nと、3つ以上のNチャネル型MISFETの高駆動力型ゲート30nhがトレンチ分離で分離されることなく連続して配置されている連続型活性領域R30nとを有している。また、半導体装置のトレンチ分離Ris上には、ラインアンドスペースパターンによるゲートのパターニング精度を高くするために、ダミーゲート17も配置されている。

#### [0065]

ここで、本実施形態の半導体装置におけるNチャネル型MISFETの特徴は 以下の通りである。

#### [0066]

高い電流能力を必要とする高駆動力型ゲート30nhは、連続型活性領域R30nに配置され、トレンチ分離ストレスをあまり受けないように構成されている。その点では、第2の実施形態と同様である。しかし、本実施形態においては、連続型活性領域R30nに配置されたゲートのうちトレンチ分離Risに隣接する高駆動力型ゲート30nhの短い方のフィンガー長L30nは、図10(c)に示す中フィンガー長Lmである。

#### [0067]

なお、あまり電流能力を必要としないNチャネル型MISFETのゲートは、 不連続型活性領域R10n と2入力型活性領域R20n とに配置され、トレンチ分離 Risから比較的大きなストレスを受けるようにレイアウトされている。つまり、 あまり電流能力を必要としないNチャネル型MISFETのゲートは、不連続型活性領域R10n に配置された通常型ゲート1 Onu (孤立ゲート)か、2入力型活性領域R20n に配置された通常型ゲート2 Onu (端部ゲート)である。そして、不連続型活性領域R10n 内の通常型ゲート1 Onuのフィンガー長L10n と、2入力型活性領域R20n 内の通常型ゲート2 Onuのフィンガー長L20n とは、いずれも図10(a)に示す短フィンガー長Lsである。この点は、第2の実施形態と同様である。

[0068]

本実施形態によると、高い電流能力を得たいNチャネル型MISFETの高駆動力型ゲート30nhを連続型活性領域R30n に配置するとともに、端部に配置された高駆動力型ゲート30nhの短い方のフィンガー長L30n は、中フィンガー長Lmである。したがって、第3の実施形態と同様に、本実施形態の半導体装置によると、連続型活性領域R30n に配置されるすべてのNチャネル型MISFETについて、トレンチ分離ストレスに起因する電流能力の低下を抑制することができるので、第2の実施形態よりもさらに電流能力の大きいNチャネル型MISFETを備えた半導体装置を得ることができる。

[0069]

すなわち、連続型活性領域R30n に配置されるNチャネル型MISFETのゲートのうち端部ゲートのフィンガー長L30n をゲ4倍以上にすることにより、ダミーゲートを設けなくても、第3の実施形態と同じ効果を発揮することができる

[0070]

(第5の実施形態)

図5は、本発明の第5の実施形態に係る半導体装置のうちPチャネル型MISFETのみのレイアウトを示す平面図である。本実施形態に係るNチャネル型MISFETのレイアウトは、特に特定の構造に限定されるものではないので、Nチャネル型MISFETの図示及び説明は省略する。

[0071]

図5に示すように、本実施形態のPチャネル型MISFETの各活性領域は、

Nウェル4 Oに設けられており、1つのPチャネル型MISFETの高駆動力型ゲート1 Ophのみが配置されている不連続型活性領域R10p と、2つのPチャネル型MISFETの高駆動力型ゲート2 Ophが配置されている2入力型活性領域R20p と、3つ以上のPチャネル型MISFETの通常型ゲート3 Opuが連続して配置されている連続型活性領域R30p とを有している。また、半導体装置のトレンチ分離Ris上には、ラインアンドスペースパターンによるゲートのパターニング精度を高くするために、ダミーゲート17も配置されている。

#### [0072]

ここで、本実施形態の半導体装置におけるPチャネル型MISFETの特徴は 以下の通りである。

## [0073]

高い電流能力を必要とする高駆動力型ゲートは、不連続型活性領域R10p と2入力型活性領域R20p とに配置され、後述するように、トレンチ分離Risから比較的大きなストレスを受けるようにレイアウトされている。つまり、高い電流能力を必要とするPチャネル型MISFETのゲートは、不連続型活性領域R10pに配置された高駆動力型ゲート10ph(孤立ゲート)か、2入力型活性領域R20pに配置された高駆動力型ゲート20ph(端部ゲート)である。そして、不連続型活性領域R10p内の高駆動力型ゲート10phのフィンガー長L10pと、2入力型活性領域R20p内の高駆動力型ゲート20phのフィンガー長L20pとは、いずれも図10(a)に示す短フィンガー長Lsである。この点は、第1の実施形態と同じである。

#### [0074]

ところが、本実施形態においては、2入力型活性領域R20p において、2つの 高駆動力型ゲート20phの間には、分離用ダミーゲート17pが配置されている 。この点が、本実施形態の半導体装置の特徴である。

#### [0075]

一方、第1の実施形態と同様に、それほど電流能力を必要としないPチャネル型MISFETのゲートは、連続型活性領域R30pに配置され、後述するように、トレンチ分離Risからのストレスをあまり受けないようにレイアウトされてい

る。つまり、高い電流能力を必要としないPチャネル型MISFETのゲートは、連続型活性領域R30p に配置された通常型ゲート3 Opu(端部ゲート又は中間ゲート)である。そして、連続型活性領域R30p 内の通常型ゲート3 Opuのうち端部に配置されたゲートの短い方のフィンガー長L30p は、図10(d)に示す短フィンガー長Lsである。

[0076]

したがって、本実施形態の半導体装置によれば、第1の実施形態の効果と同じ効果を発揮することができ、さらに、2入力型活性領域に配置される2つのPチャネル型MISFETの信号同士の干渉を防止することができる。

[0077]

【発明の効果】

本発明の半導体装置によると、活性領域に加わるトレンチ分離からのストレスを考慮して、MISFETの種類に応じたレイアウトをするようにしたので、高性能の半導体装置の提供を図ることができる。

#### 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施形態に係る半導体装置のうちPチャネル型MISFETの みのレイアウトを示す平面図である。

#### 【図2】

本発明の第2の実施形態に係る半導体装置のうちNチャネル型MISFETの みのレイアウトを示す平面図である。

#### 【図3】

本発明の第3の実施形態に係る半導体装置のうちNチャネル型MISFETの みのレイアウトを示す平面図である。

#### 【図4】

本発明の第4の実施形態に係る半導体装置のうちNチャネル型MISFETの みのレイアウトを示す平面図である。

#### 【図5】

本発明の第5の実施形態に係る半導体装置のうちPチャネル型MISFETの

みのレイアウトを示す平面図である。

#### 【図6】

(a), (b)は、それぞれ順に、不連続型活性領域おけるMISFETのレイアウトを示す平面図、及びVI-VI線における断面図である。

# 【図7】

(a), (b)は、それぞれ順に、2入力型活性領域におけるMISFETの レイアウトを示す平面図、及びVII-VII線における断面図である。

# 【図8】

(a), (b)は、それぞれ順に、連続型活性領域におけるMISFETのレイアウトを示す平面図、及びVIII-VIII線における断面図である。

#### 【図9】

各ゲートパターンを有する PMISFET及びNMISFETの飽和電流値 I dsatのデータを表にして示す図である。

#### 【図10】

(a)~(d)は、それぞれ順に、両側のフィンガー長が短フィンガー長、両側のフィンガー長が中フィンガー長、両側のフィンガー長が大フィンガー長、並びに、一方のフィンガー長が短フィンガー長で他方のフィンガー長が大フィンガー長であるゲートのパターンを示す平面図である。

#### 【図11】

多数のMISFETを配置した従来の半導体装置のレイアウトを示す平面図である。

#### 【符号の説明】

- R10p 不連続型活性領域
- R20p 2入力型活性領域
- R30p 連続型活性領域
- R10n 不連続型活性領域
- R20n 2入力型活性領域
- R30n 連続型活性領域
- Ris トレンチ分離


# 特2002-338130

- 10ph 高駆動力型ゲート
- 20ph 高駆動力型ゲート
- 30pu 通常型ゲート
- 10nu 通常型ゲート
- 20 nu 通常型ゲート
- 30nh 高駆動力型ゲート
- 11 ゲート絶縁膜
- 12 ゲート電極
- 17n ダミーゲート
- 17p 分離用ダミーゲート
- 40 Nウェル
- 41 Pウェル


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】






【図7】

(a)




(b)




【図8】

(a)



(b)




# 【図9】


Lg=0.15  $\mu$  m Wg=0.4  $\mu$  m

		形状			
		(a)	(b)	(c)	(d)
PMISFET	Idsat比	1.00	0.95	0.94	0.94
NMISFET	I dsat比	1.00	1.11	1.10	1.03

【図10】



【図11】



【書類名】 要約書

【要約】

【課題】 活性領域におけるトレンチ分離からのストレスによるMISFETの性能への悪影響を解消する。

【解決手段】 高い電流能力を必要とするPMISFETのゲートは、不連続型活性領域R10p に配置された高駆動力型ゲート10phか、2入力型活性領域R20p に配置された高駆動力型ゲート20phである。それほど高い電流能力を必要としないPMISFETのゲートは、連続型活性領域R30p に配置された通常型ゲート30puである。不連続活性領域R10p 又は2入力型活性領域R20p に、高駆動力型ゲート10ph又は20phが配置されているので、格子歪みによって生じたライトホールを利用して高駆動型Pチャネル型MISFETが得られる。

【選択図】 図1

# 出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社